

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2002-110644

(P2002-110644A)

(43)公開日 平成14年4月12日(2002.4.12)

(51)Int.Cl.
H 01 L 21/3065
21/768

識別記号

F I
H 01 L 21/302
21/90テ-マコ-ト(参考)
F 5 F 0 0 4
A 5 F 0 3 3
M

審査請求 未請求 請求項の数14 OL (全10頁)

(21)出願番号 特願2000-295905(P2000-295905)

(22)出願日 平成12年9月28日(2000.9.28)

(71)出願人 000004237
日本電気株式会社
東京都港区芝五丁目7番1号
(72)発明者 西澤 厚
東京都港区芝五丁目7番1号 日本電気株
式会社内
(74)代理人 100082935
弁理士 京本 直樹 (外2名)


最終頁に続く

(54)【発明の名称】 エッチング方法

(57)【要約】

【課題】SiC膜のドライエッチングを容易にし、低誘電率膜を効果的に層間絶縁膜に適用でき簡単な方法で溝配線間の寄生容量の低減を可能にする。

【解決手段】多層配線構造の製造において、下層配線1上にSiC層2、層間絶縁膜3を積層して形成し、層間絶縁膜3の所定の領域のドライエッチングでSiC層2表面に達するヴィアホール4と配線溝5とを形成する。そして、ヴィアホール4領域で露出するSiC層2を層間絶縁膜3をエッチングマスクにしたドライエッチングで除去し、ヴィアホール4を下層配線1表面まで貫通させ、貫通したヴィアホール4aおよび配線溝5に導電体材を充填し下層配線に接続する溝配線7を形成する。ここで、SiC層2のドライエッチングでは、ハロゲン化合物を含むエッチングガスに窒素を含有するガスを添加して行う。



1

【特許請求の範囲】

【請求項1】 半導体装置の製造に使用する炭化珪素(SiC)膜のドライエッチングにおいて、ハロゲン化合物を含むエッティングガスに窒素を含有するガスを添加することを特徴とするエッティング方法。

【請求項2】 前記ハロゲン化合物がフッ素化合物であることを特徴とする請求項1記載のエッティング方法。

【請求項3】 前記フッ素化合物が、フロロカーボン、三フッ化窒素(NF₃)あるいは六フッ化イオウ(SF₆)であることを特徴とする請求項2記載のエッティング方法。

【請求項4】 前記フロロカーボンが、CF₄、CHF₃、CH₂F₂、CH₃FあるいはC₄F₈であることを特徴とする請求項3記載のエッティング方法。

【請求項5】 前記フロロカーボンを含むエッティングガスに酸素ガスが混入していることを特徴とする請求項4記載のエッティング方法。

【請求項6】 前記窒素を含有するガスは窒素ガス、アンモニアガスあるいは亜酸化窒素ガスであることを特徴とする請求項1から請求項5のうち1つの請求項に記載のエッティング方法。

【請求項7】 前記SiC膜のドライエッチングでの終点検出を反応生成物CNからの波長387nmの発光強度を計測して行うことを特徴とする請求項1から請求項6のうち1つの請求項に記載のエッティング方法。

【請求項8】 半導体装置に使用するシリコン酸化膜、シルセスキオキサン類の絶縁膜、あるいは、Si-H結合、Si-CH₃結合、Si-F結合のうち少なくとも1つの結合を含むシリカ膜で構成される層間絶縁膜とSiC膜との積層膜のドライエッチングにおいて、前記SiC膜のドライエッチングでは、前記層間絶縁膜のドライエッチングで用いるハロゲン化合物を含むエッティングガスに窒素を含有するガスを添加することを特徴とするエッティング方法。

【請求項9】 下層配線上に被着するSiC膜を形成する工程と、前記SiC膜を被覆する層間絶縁膜を形成し前記層間絶縁膜の所定の領域のドライエッチングで前記SiC膜表面に達するヴィアホールと前記ヴィアホールに連結する配線溝とを形成する工程と、前記ヴィアホール領域で露出するSiC膜を前記層間絶縁膜をエッティングマスクにしてエッティング除去し、前記ヴィアホールを前記下層配線表面まで貫通させる工程と、前記貫通したヴィアホールおよび前記配線溝に導電体材を充填し前記下層配線に接続する溝配線を形成する工程と、を含む多層配線構造の製造方法であって、前記SiC膜のエッティング除去を、前記請求項1乃至請求項7のいずれか1項に記載のドライエッチングで行うことを特徴とする半導体装置の製造方法。

【請求項10】 下層配線上に被着する第1のSiC膜を形成する工程と、前記第1のSiC膜上に第1の層間

2

絶縁膜、第2のSiC膜、第2の層間絶縁膜をこの順に積層して形成する工程と、前記第2の層間絶縁膜、第2のSiC膜、第1の層間絶縁膜を順次にドライエッチングし前記第1のSiC膜表面に達するヴィアホールを形成する工程と、前記第2のSiC膜をエッティングストップ層として前記第2の層間絶縁膜の所定の領域をドライエッティングし前記ヴィアホールに連結する配線溝を形成する工程と、前記配線溝を形成後に、前記第2の層間絶縁膜をエッティングマスクにしたエッティングで前記ヴィアホール領域で露出する前記第1のSiC膜を除去し前記ヴィアホールを前記下層配線表面まで貫通させる工程と、前記貫通したヴィアホールおよび前記配線溝に導電体材を充填し前記下層配線に接続する溝配線を形成する工程と、を含む多層配線構造の製造方法であって、前記第1のSiC膜の除去を、前記請求項1乃至請求項7のいずれか1項に記載のドライエッチングで行うことを特徴とする半導体装置の製造方法。

【請求項11】 前記第2の層間絶縁膜は積層する2層の異種絶縁膜で構成されることを特徴とする請求項10記載の半導体装置の製造方法。

【請求項12】 前記層間絶縁膜、第1の層間絶縁膜あるいは第2の層間絶縁膜は、シリコン酸化膜、シルセスキオキサン類の絶縁膜、あるいは、Si-H結合、Si-CH₃結合、Si-F結合のうち少なくとも1つの結合を含むシリカ膜で構成されることを特徴とする請求項9、請求項10または請求項11記載の半導体装置の製造方法。

【請求項13】 前記シルセスキオキサン類の絶縁膜は、ハイドロゲンシルセスキオキサン(Hydrogen Silsesquioxane)、メチルシルセスキオキサン(Methyl Silsesquioxane)、メチレーテッドハイドロゲンシルセスキオキサン(Methylated Hydrogen Silsesquioxane)あるいはフルオリネーテッドシルセスキオキサン(Furanated Silsesquioxane)であることを特徴とする請求項12記載の半導体装置の製造方法。

【請求項14】 前記下層配線あるいは溝配線は銅(Cu)で構成されることを特徴とする請求項9から請求項13のうち1つの請求項に記載の半導体装置の製造方法。

40 【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体装置の製造において使用するエッティング方法あるいは半導体装置の製造方法に関し、特に、SiC膜のドライエッティングの方法とSiC膜を用いる多層配線構造の製造方法に関する。

【0002】

【従来の技術】半導体素子の微細化に伴い、半導体装置には微細な多層配線が必須になる。また、半導体装置の動作の低電圧化、高速化などに伴い、層間絶縁膜の低誘

電率化も必要になる。特に、ロジック系の半導体装置では、微細配線による抵抗上昇や配線間の寄生容量の増加が半導体装置の動作速度の劣化につながるため、低誘電率の膜を層間絶縁膜として用いた微細な多層配線が必須である。このような比誘電率の小さな層間絶縁膜としてシルセスキオキサン類、例えば、ハイドロゲンシルセスキオキサン (Hydrogen Silsesquioxane: 以下HSQという) のような絶縁膜が有望である。

【0003】配線幅の微細化および配線ピッチの縮小化は、配線自身のアスペクト比を大きくするだけでなく、配線間のスペースのアスペクト比をも大きくし、結果として、縦方向に細長い微細配線を形成する技術や微細な配線間のスペースを層間絶縁膜で埋め込む技術などに負担がかかり、半導体装置の製造プロセスを複雑にすると同時に、プロセス数の増大をまねく。

【0004】そこで、層間絶縁膜に配線溝が形成され、化学機械研磨 (CMP) 法でこの配線溝に銅 (Cu) のような配線材料を埋設させる溝配線技術 (ダマシン技術) が注目されている。しかし、この技術での反応性イオンエッティング (RIE) による配線溝の形成あるいはヴィアホールの形成においては、エッティングストップ層の形成が必要になる。

【0005】このようなエッティングストップ層としては、配線溝あるいはヴィアホールの形成される層間絶縁膜とはエッティング速度の異なる絶縁膜が用いられる。そこで、層間絶縁膜に低誘電率の絶縁膜が用いられ、エッティングストップ層としてシリコン窒化膜 (SiN膜) あるいはシリコンオキシナイトライド膜 (SiON膜) の使用される技術が種々に検討されている。このようなものとして、例えば、特開平10-116904号公報、特開平10-229122号公報に開示されている技術がある。

【0006】そこで、従来の技術として図6を参照して説明する。ここで、図6は、デュアルダマシン構造の製造工程の概略を説明する一般的な略断面図である。

【0007】図6 (a) に示すように、半導体基板上に絶縁膜を介して下層配線101を形成する。ここで、下層配線101の配線材料はCuである。そして、この下層配線101を被覆するようにSiN膜102を形成する。

【0008】次に、上記SiN膜102上に層間絶縁膜103を堆積させ、その表面をCMP法で平坦化する。ここで、層間絶縁膜103は、プラズマ中での化学気相成長 (CVD) 法で成膜されたシリコン酸化膜である。

【0009】次に、公知のフォトリソグラフィ技術とドライエッティング技術で、上記SiN膜102表面に達するヴィアホール104を層間絶縁膜103に形成する。更に、上記層間絶縁膜103に配線溝105を形成する。このようにして、ヴィアホール104と配線溝105を形成した後、エッティングマスクとして使用したレジ

ストマスクを公知のアッシング法で除去する。このアッシング法は、有機膜であるレジストマスクを酸素プラズマで灰化するものである。このレジストマスクのアッシング工程では、図6 (a) に示すようにCuで構成される下層配線はSiN膜102で保護されている。このために、非常に酸化の生じ易い下層配線101が酸素プラズマに曝されることなくその酸化も完全に防止される。

【0010】次に、図6 (b) に示すように、上記層間絶縁膜103をエッティングマスクにしてSiN膜102をRIEでドライエッティングし、下層配線101表面に達するヴィアホール104aを形成する。ここで、SiN膜102のドライエッティングは、平行平板型の電極間にCH₂F₂、O₂、Arの混合ガスが導入され、上記電極間に印加する13.56MHzの高周波でこの混合ガスがプラズマ励起されて行われる。上記のドライエッティングでは、SiN膜102のエッティング速度／層間絶縁膜103のエッティング速度の比すなわち選択比は3～5程度になる。ここで、このSiN膜102の膜厚は50nm程度である。

【0011】次に、薄い窒化タンタル (TaN) 膜とCu膜とを積層して形成し、これらの積層膜のCMPを通して、図6 (c) に示すように、層間絶縁膜103の所定の領域にバリア層106と溝配線107とを形成する。このバリア層106と溝配線107は下層配線101に電気接続する。以上のようにして、上述したデュアルダマシン構造が出来上がる。

【0012】

【発明が解決しようとする課題】しかし、以上に説明したような従来の技術では、エッティングストップ層の誘電率が大きくなり、多層配線構造での下層配線と上層配線との間の寄生容量が増大する。そして、同層の配線間でのSiN膜102を介したフリンジ効果で同層配線層間の寄生容量も増大する。

【0013】上記の例では、SiN膜の比誘電率は7～8であり、層間絶縁膜を比誘電率が3程度であるHSQ膜で形成するとその値は2倍以上になる。この配線間の寄生容量の増加のために、半導体装置、特にロジック系の半導体装置の動作速度が低下する。あるいは、低誘電率膜を層間絶縁膜とした溝配線の形成ができなくなり、層間絶縁膜の低誘電率化に限界が生じてくる。

【0014】Cuを導電体材とする溝配線の形成では、Cuが非常に酸化され易いことから、上述したエッティングストップ層として酸素を含有しない絶縁膜が必要になる。また、配線間の寄生容量の低減から比誘電率の小さな絶縁膜が望ましい。そのような絶縁膜としてSiC膜の存在は現在知られている。しかし、これまでRIEによるSiC膜のドライエッティングで有効なエッティングガスは知られていない。そこで、本発明者は、上述のSiC膜のRIEによるドライエッティング方法について種々

に検討してきた。特に、層間絶縁膜とSiC膜とが同じようなエッティングガスで行えることを念頭にし上述の課題を解決すべく試行実験を行った。

【0015】本発明は、上記のような従来の技術での問題に鑑み、SiC膜のドライエッティングを容易にすることで、層間絶縁膜に低誘電率膜が効果的に使用でき、簡便な方法でもって溝配線間の寄生容量の低減を可能にすることができるエッティング方法を提供することを目的とする。そして、本発明の別の目的は、製造工程を短縮し半導体装置の製造コストを低減することにある。

【0016】

【課題を解決するための手段】このために、本発明のエッティング方法では、半導体装置の製造に使用するSiC膜のドライエッティングにおいて、ハロゲン化合物を含むエッティングガスに窒素を含有するガスを添加する。このようなハロゲン化合物はフッ素化合物であり、前記フッ素化合物は、フロロカーボン、三フッ化窒素(NF_3)あるいは六フッ化イオウ(SF_6)である。そして、前記フロロカーボンは、 CF_4 、 CHF_3 、 CH_2F_2 、 CH_3F あるいは C_4F_8 である。ここで、前記フロロカーボンを含むエッティングガスに酸素ガスを混入させてよい。

【0017】あるいは、本発明のエッティング方法では、半導体装置に使用するシリコン酸化膜、シルセスキオキサン類の絶縁膜、あるいは、Si-H結合、Si-CH₃結合、Si-F結合のうち少なくとも1つの結合を含むシリカ膜で構成され層間絶縁膜とSiC膜との積層膜のドライエッティングにおいて、前記SiC膜のドライエッティングでは、前記層間絶縁膜のドライエッティングで用いるハロゲン化合物を含むエッティングガスに窒素を含有するガスを添加する。

【0018】そして、前記窒素を含有するガスは窒素ガス、アンモニアガスあるいは亜酸化窒素ガスである。このSiC膜のドライエッティングでの終点検出は反応生成物CNからの波長387nmの発光強度を計測して行う。

【0019】本発明のSiC膜のエッティング方法では、添加する窒素がプラズマ励起され、被エッティング材料であるSiC膜の炭素(C)と化学結合して揮発性の高い反応性生物CNが形成される。このために、これまで困難であったSiC膜のドライエッティングが非常に容易になる。

【0020】あるいは、本発明の半導体装置の製造方法は、下層配線上に被着するSiC膜を形成する工程と、前記SiC膜を被覆する層間絶縁膜を形成し、前記層間絶縁膜の所定の領域のドライエッティングで前記SiC膜表面に達するヴィアホールと前記ヴィアホールに連続する配線溝とを形成する工程と、前記ヴィアホール領域で露出するSiC膜を前記層間絶縁膜をエッティングマスクにしてエッティング除去し、前記ヴィアホールを前記下層

配線表面まで貫通させる工程と、前記貫通したヴィアホールおよび前記配線溝に導電体材を充填し前記下層配線に接続する溝配線を形成する工程とを含む多層配線構造の製造方法であって、前記SiC膜のエッティング除去を、前記ハロゲン化合物を含むエッティングガスに前記窒素を含有するガスを添加して行う。

【0021】あるいは、本発明の半導体装置の製造方法は、層間絶縁構造の製造において、下層配線上に被着する第1のSiC膜を形成する工程と、前記第1のSiC膜

10 上に第1の層間絶縁膜、第2のSiC膜、第2の層間絶縁膜をこの順に積層して形成する工程と、前記第2の層間絶縁膜、第2のSiC膜、第1の層間絶縁膜を順次にドライエッティングし前記第1のSiC膜表面に達するヴィアホールを形成する工程と、前記第2のSiC膜をエッティングストップ層として前記第2の層間絶縁膜の所定の領域をドライエッティングし前記ヴィアホールに連結する配線溝を形成する工程と、前記配線溝を形成後に、前記第2の層間絶縁膜をエッティングマスクにして前記ヴィアホール領域で露出する前記第1のSiC膜を除去し前記ヴィアホールを前記下層配線表面まで貫通させる工程と、前記貫通したヴィアホールおよび前記配線溝に導電体材を充填し前記下層配線に接続する溝配線を形成する工程とを含む多層配線構造の製造方法であって、前記SiC膜のエッティング除去を、前記ハロゲン化合物を含むエッティングガスに前記窒素を含有するガスを添加して行う。ここで、前記第2の層間絶縁膜は積層する2層の異種絶縁膜で構成されてもよい。

【0022】そして、前記層間絶縁膜、第1の層間絶縁膜および第2の層間絶縁膜は、シリコン酸化膜、シルセスキオキサン類の絶縁膜、あるいは、Si-H結合、Si-CH₃結合、Si-F結合のうち少なくとも1つの結合を含むシリカ膜で構成される。また、前記シルセスキオキサン類の絶縁膜は、ハイドロゲンシルセスキオキサン、メチルシルセスキオキサン、メチレーテッドハイドロゲンシルセスキオキサンあるいはフルオリネーテッドシルセスキオキサンである。そして、前記下層配線あるいは溝配線は銅(Cu)等で構成される。

【0023】上述したように、本発明によりSiC膜のドライエッティングが容易になり、SiC膜が、デュアル40 ダマシン構造のような多層配線構造の製造においてストップ層として容易に適用できる。このために、多層配線構造での下層配線と上層配線との間の寄生容量は減少し、同層の配線間でのフリンジ効果による同層配線間の寄生容量も大幅に低減する。更には、層間絶縁膜に低誘電率膜が効果的に使用できるようになり、溝配線間の寄生容量の低減が可能になる。

【0024】また、半導体装置を構成する層間絶縁膜とSiC膜との積層膜が、簡便な方法でもってエッティング加工できるようになる。そして、製造工程は短縮し半導50 体装置の製造コストが低減する。

【0025】

【発明の実施の形態】次に、本発明の第1の実施の形態を図1に基づいて説明する。図1は、従来の技術と同様にデュアルダマシン配線構造の製造工程順の略断面図である。

【0026】図1(a)に示すように、半導体基板上に絶縁膜を介してCuで下層配線1を形成する。そして、この下層配線1を被覆するように膜厚が50nm程度のSiC層2を形成する。ここで、SiC層2は、トリメチルシラン(SiH(CH₃)₃)を反応ガスとしたプラズマCVD法で成膜される。このようにして形成するSiC層は絶縁性を有しその比誘電率は4.6となり、シリコン酸化膜の比誘電率4.0と同程度になる。

【0027】次に、SiC層2上にシリコン酸化膜で層間絶縁膜3を形成する。そして、公知のフォトリソグラフィ技術とドライエッティング技術で、上記SiC層2表面に達するヴィアホール4を層間絶縁膜3に形成し、更に、上記層間絶縁膜3に配線溝5を形成する。このようにした後、エッティングマスクとして使用したレジストマスクを、従来の技術で説明したのと同様にアッシング法で除去する。このレジストマスクのアッシング工程では、図1(a)に示すようにCuで構成される下層配線1はSiC層2で酸化から保護される。

【0028】次に、図1(b)に示すように、層間絶縁膜3をエッティングマスクにしてSiC層2をドライエッティングし、下層配線1表面に達するヴィアホール4aを形成する。ここで、SiC層2のドライエッティングは、平行平板型の電極間に、例えばCH₂F₂、O₂、Arの混合ガスに窒素(N₂)ガスを添加して導入し、上記電極間に印加する13.56MHzの高周波でこの窒素混合ガスをプラズマ励起して行う。上記のドライエッティングでは、SiC層2のエッティング速度/層間絶縁膜3のエッティング速度の比すなわち選択比は5以上になる。このSiC層のエッティングについては図2に基づいて後で詳述する。

【0029】このエッティング工程において、層間絶縁膜3表面部のエッティング量は僅かであり全く問題とならない。また、SiC層2がエッティングされ下層配線1表面が露出しても、その表面が酸化されることはない。

【0030】上記のSiC層2のドライエッティングでは、プラズマ中の反応生成物であるCNからの波長387nmの発光強度の変化を計測してエッティングの終点判定を行うとよい。ここで、反応生成物CNは、主に被エッティング物であるSiCと上記添加の窒素との化合物である。あるいは、上記のエッティングガスの場合には、反応生成物COからの波長451nmあるいは483nmの発光強度の変化を計測してエッティングの終点判定を行ってもよい。

【0031】後は、従来の技術で説明したのと同様である。すなわち、薄い窒化タンタルとCu膜とを積層して

形成し、これらの積層膜のCMPを通して、図1(c)に示すように、層間絶縁膜3の所定の領域にバリア層6と溝配線7とを形成する。以上のようにして、デュアルダマシン配線構造が出来上がる。

【0032】次に、図2に基づいてRIEによる上記SiC層のドライエッティングについて説明する。図2は、上述したCH₂F₂、O₂、Arの混合ガスに窒素ガスを添加する場合の、シリコン酸化膜(SiO₂膜)とSiC膜のエッティング速度の変化を示すグラフである。この図2においては、CH₂F₂ガス量は20sccm、O₂ガス流量は5sccm、Arガス流量は200sccmと固定し、N₂ガス流量を横軸に示している。そして、SiC膜とSiO₂膜のエッティング速度を縦軸に示す。

【0033】図2から判るように、CH₂F₂、O₂、Arの混合ガスに窒素ガスを全く添加しないと、SiC膜のエッティングはほとんど進まない。この場合には、SiO₂膜のエッティング速度の方がSiC膜のそれよりも大きくなる。

【0034】そして、窒素ガスの添加量が増加すると共にSiC膜のエッティング速度は急激に増大する。これに対して、SiO₂膜のエッティング速度は、ほとんど変化しない。このために、窒素ガスの添加量が増加するに従い、SiC膜のエッティング速度/SiO₂膜のエッティング速度の比すなわちエッティング選択比は増大する。このような効果は、SiO₂膜の代わりにSi-Oベースの比誘電率の小さな絶縁膜、例えば、上述したシリセスキオキサン類の絶縁膜、Si-H結合、Si-CH₃結合、Si-F結合のうち少なくとも1つの結合を含むシリカ膜を用いても同様に現れる。

【0035】発明者は、SiC膜のRIEで効果的となるエッティングガスについて詳細に検討した。その結果、上記のCH₂F₂ガスの代わりにCF₄、CHF₃、C₄F₈、CH₃Fのようなフロロカーボン・ガスでも同様に窒素ガス添加の効果が生じることが判明した。

【0036】また、NF₃、SF₆のようなフッ素化合物のガスに窒素ガスを添加しても上述の効果は生じる。このようなフッ素化合物のガスの場合には、O₂ガスの混合は不要である。これは、この酸素ガスのガスの混入は上述のプラズマ励起でフッ素ラジカル量を増大させるものであり、NF₃、SF₆のようなフッ素化合物のガスでは十分なフッ素ラジカルが形成できるからである。また、上記のフッ素化合物のガスではエッティング中に過剰な有機ポリマーの生成がなく、O₂ガスの添加は不要となるからである。

【0037】また、上述した窒素ガスの添加の代わりに、亜酸化窒素(N₂O)、アンモニア(NH₃)ガスを添加しても同様な効果の生じることが判った。以上のように窒素含有のガス添加により、SiC膜のドライエッティングが非常に容易に行えるようになる。

【0038】また、発明者は、上述した高周波によるプラズマ励起の方法以外に、公知のICP（Inductive Coupled Plasma）、マイクロ波によるプラズマ励起、2周波によるプラズマ励起の方法によるドライエッティングについても検討した。その結果、上述した窒素の含有ガス添加の効果は、これらの場合にも同様に生じるものである。

【0039】本発明では、層間絶縁膜のエッティングガスとSiC膜エッティングガスはほとんど同じようなガスである。このために、溝配線のような多層配線構造の製造が簡便に行えるようになり、半導体装置の製造工程は縮し製造コストが低減するようになる。

【0040】次に、本発明の第2の実施の形態を図3乃至図5に基づいて説明する。図3乃至図5は、デュアルダマシン配線構造の製造工程を詳細に説明する工程順の断面図である。この実施の形態では、層間絶縁膜として比誘電率の小さなシリセスキオキサン類、例えば、HSQ膜を使用する場合について説明する。

【0041】図3(a)に示すように、下層配線8をCu膜で形成する。続いて、膜厚50nm程度の第1SiC層9、膜厚500nm程度の第1のHSQ膜10、更に、膜厚50nm程度の第2SiC層11、膜厚500nm程度の第2のHSQ膜12を積層して形成する。ここで、上記のHSQ膜は、HSQ膜となる塗布溶液が全面に塗布され150°C程度の温度で焼成され、更に拡散炉の中で400°C程度の熱処理が施されて形成される。そして、第2のHSQ膜上に膜厚15nm程度のシリコン酸化膜でCMPストップ層13を形成する。

【0042】次に、図3(b)に示すように、第1レジストマスク14を公知のフォトリソグラフィ技術で形成し、この第1レジストマスク14をエッティングマスクにして、CMPストップ層13、第2のHSQ膜12、第2SiC層11、第1のHSQ膜10を順次にドライエッティングする。このようにして、第1SiC層9表面に達するヴィアホール15が形成される。ここで、CMPストップ層13、第2(第1)のHSQ膜12(9)のドライエッティングでは、エッティングガスとしてCH₂F₂、O₂、Arの混合ガスが用いられる。そして、第2SiC層11のドライエッティングでは、第1の実施の形態で説明したように、上記混合ガスに窒素ガスを所定の量だけ添加する。

【0043】このようにした後、図3(c)に示すように、エッティングマスクとして使用した第1レジストマスク14を、第1の実施の形態で説明したのと同様にアッシング法で除去する。この第1レジストマスク14のアッシング工程では、図3(c)に示すようにCuで構成される下層配線8はSiC層9で保護される。

【0044】次に、図4(a)に示すように、配線溝パターンを有する第2レジストマスク16をエッティングマスクにし、CMPストップ層13、第2のHSQ膜12

をドライエッティングし配線溝17を形成する。ここで、CMPストップ層13および第2のHSQ膜5のドライエッティングは、C₄F₈とO₂とArの混合ガスをプラズマ励起して行う。このようなエッティングガスであると、第2SiC層11のエッティング速度が低下し、エッティングストップ層として機能する。このようにして、上記の配線溝17の形成工程で、第1のHSQ膜10は、第2SiC層11によりドライエッティングから保護される。

10 【0045】次に、エッティングマスクとして使用した第2レジストマスク16をアッシング法で除去する。このアッシング工程で、Cuで構成される下層配線8はSiC層9で酸化から保護される。

【0046】次に、図4(b)に示すように、CMPストップ層13をエッティングマスクにして配線溝17内の第2SiC層11と第1SiC層9をドライエッティングし、下層配線8表面に達するヴィアホール15aを形成する。この工程で、配線溝17は配線溝17aのようになる。

20 【0047】ここで、上記第2SiC層11と第1SiC層9のドライエッティングでは、反応ガスとしてNF₃とArの混合ガスに窒素ガスあるいは亜酸化窒素ガスを添加しプラズマ励起して行う。上記のドライエッティングでは、SiC層のエッティング速度/CMPストップ層のエッティング速度の比すなわち選択比は10程度になる。このために、上記エッティング後においてCMPストップ層13の膜厚は10nmで十分な膜厚が残る。

【0048】上記のSiC層のドライエッティングでは、プラズマ中の反応生成物であるCNからの波長387nmの発光強度の変化を計測してエッティングの終点判定を行う。ここで、反応生成物CNは、被エッティング物であるSiC層と上記添加の窒素との化合物である。

【0049】続いて、図5(a)に示すように、ヴィアホール15aおよび配線溝17aの内壁ならびにCMPストップ層13表面に下層配線8に電気接続するバリア層18を形成する。そして、膜厚が1000nm程度のCu膜19をメッキ法等で成膜する。

【0050】そして、Cu膜19とバリア層18にCMPを施す。このCMPの工程で、CMPストップ層13がCMPストップ膜として機能し、第2のHSQ膜12をCMPから保護する。

【0051】以上のようにして、図5(b)に示すように、下層配線8上に層間絶縁膜である第1SiC層9と第1のHSQ膜10とを介して溝配線20、20aが形成される。ここで、溝配線20、20aは、第2のHSQ膜12に設けた溝配線17a内にバリア層18を挟んで形成される。そして、溝配線20は、第1SiC層9と第1のHSQ膜10とに設けたヴィアホール15aを通して下層配線8に接続される。このようにして、デュアルダマシン配線構造が出来上がる。

11

【0052】この第2の実施の形態では、多層配線構造の層間絶縁膜としてHSQ膜以外にシルセスキオキサン類であるメチルシルセスキオキサン(Methyl Silsesquioxane: MSQ膜という)のようなSi-Oベースの低誘電率膜も有効に使用できる。そして、ダマシン配線構造等の配線間の寄生容量の低減が非常に容易になる。特に、下層配線8と溝配線20a間の寄生容量、および、溝配線20と20a間のフリンジ効果で生じる寄生容量が大幅に低減するようになる。

【0053】また、上記のシルセスキオキサン類は、HSQ膜、MSQ膜以外にメチレーテッドハイドロゲンシルセスキオキサン、フルオリネーテッドシルセスキオキサンであっても、本発明は同様に適用できるものである。更には、本発明は、シルセスキオキサン類以外に、Si-H結合、Si-CH₃結合、Si-F結合のうち少なくとも1つの結合を含むシリカ膜を層間絶縁膜として用いる場合にも、同様に適用できる。あるいは、本発明は有機絶縁膜を層間絶縁膜として用いる場合にも同様に適用できる。

【0054】上述した本発明の特徴の1つは、フッ素を含む化合物をエッティングガスとしてSiC膜をドライエッティングする場合に、窒素を含むガスを添加してSiC膜を効果的にエッティングできるようにするところにある。本発明は、フッ素を含む化合物ガスに限定されるものではなく、塩素のようなハロゲンの化合物をエッティングガスとする場合でも、窒素を含むガスを添加してSiC膜を効果的にエッティングできるものである。

【0055】本発明の実施の形態では、デュアルダマシン配線構造の形成の場合について説明した。本発明は、これらに限定されるものでなく、通常の配線構造あるいはダマシン配線構造の形成にも同様に適用できるものである。更に、本発明は、配線構造の形成に限定されるものではなく、半導体装置の製造に使用するSiC膜を加工する場合にも同様に適用できるものである。

【0056】なお、本発明は、上記の実施の形態に限定されず、本発明の技術思想の範囲内において、実施の形態が適宜変更され得る。

【0057】

【発明の効果】以上に説明したように、本発明では、半導体装置の製造に使用するSiC膜のドライエッティングにおいて、ハロゲン化合物を含むエッティングガスに窒素を含有するガスを添加する。そして、このSiC膜のドライエッティング方法を溝配線のような多層配線構造の製造に適用する。

【0058】本発明により、上述したSiC膜のドライエッティングが非常に容易になり、SiC膜が、デュアルダマシン構造のような多層配線構造の製造においてストップ層として効果的に適用できるようになる。

【0059】このために、多層配線構造での下層配線と上層配線との間の寄生容量が減少し、同層の配線間でのフリンジ効果による同層配線層間の寄生容量も低減する。そして、層間絶縁膜に低誘電率膜が効果的に使用でき、簡便な方法でもって溝配線間の寄生容量の低減を可能にすることができる。また、製造工程は短縮し半導体装置の製造コストが低減するようになる。

【0060】そして、本発明は、半導体素子の微細化に伴う半導体装置の高集積化、高速化および多機能化を更に促進するようになる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態を説明するための配線構造の製造工程順の略断面図である。

【図2】本発明のSiC膜エッティングでの窒素添加効果を示すグラフである。

【図3】本発明の第2の実施の形態を説明するための配線構造の製造工程順の断面図である。

【図4】上記配線構造の製造工程で続きの製造工程順の断面図である。

【図5】上記配線構造の製造工程で続きの製造工程順の断面図である。

【図6】従来の技術を説明するための配線構造の製造工程順の略断面図である。

【符号の説明】

1, 8, 101 下層配線

30 2, 102 SiC層

3, 103 層間絶縁膜

4, 4a, 15, 15a, 104, 104a ヴィアホール

5, 17, 17a, 105 配線溝

6, 18, 106 バリア層

7, 20, 20a, 107 溝配線

9 第1SiC層

10 第1のHSQ膜

11 第2SiC層

40 12 第2のHSQ膜




13 CMPストップ層

14 第1レジストマスク


16 第2レジストマスク

19 Cu膜




【図1】




【図2】




【図3】




【図4】



【図5】



【図6】



フロントページの続き

Fターム(参考) 5F004 AA05 BA04 BB13 CB02 DA00
DA01 DA16 DA17 DA18 DA25
DB00 EA03 EA23 EB01 EB02
EB03
5F033 HH11 HH32 JJ11 JJ32 KK11
MM02 MM12 MM13 NN06 NN07
PP27 PP28 QQ09 QQ11 QQ12
QQ13 QQ15 QQ24 QQ25 QQ28
QQ48 QQ49 RR01 RR04 RR09
RR21 SS03 SS15 XX20 XX24